

国防科技大学 2020—2021 学年春季学期

《数字电路与逻辑设计》（军）考试试卷（B）卷

考试形式：__闭卷__ 考试时间：__120__ 分钟 满分：__100__ 分。

题 号	一	二	三	四	五	六	七	总 分
得 分								
评阅人								

注意：

- 1、所有答题都须写在此试卷纸密封线右边，写在其它纸上一律无效。
- 2、密封线左边请勿答题，密封线外不得有姓名及相关标记。

得分

一、填空题（每空 1 分，共 10 分）

- 1、逻辑函数的描述方法有多种，分别是：表达式、_____、电路图、卡诺图、波形图、硬件描述语言等。
- 2、三态门输出的状态分别是：0、1 和_____。
- 3、 $(A + B)(A + \bar{B} + C)$ 的化简结果是：_____（最简“与或”式）。
- 4、JK 触发器的特征方程是： $Q^{n+1} =$ _____。
- 5、 $(0101\ 0110.0101)_{8421-BCD} =$ _____。
- 6、一般 DAC 由：电阻网络、模拟开关、参考电压、_____等 4 部分组成。
- 7、存储器可分为 ROM 和 RAM 两大类，日常手机使用的小内存 T—Flash 卡属于_____类。
- 8、欲实现模 30 的扭环形计数器，则需要_____个触发器。
- 9、FPGA 与 CPLD 最大的结构差异在于 FPGA 是基于_____结构的，CPLD

是基于乘积项（与或阵列）结构的。

10、某逐次渐近反馈比较型 ADC 输出的数字量为 10 位,时钟信号频率为 500kHz,则完成一次转换的时间为_____ μs 。

得分

二、单项选择题（共 10 小题，每小题 2 分，共 20 分）

1、下列几种门电路中，输出端可以实现“线与”功能的是(_____)。

- A. 与非门 B. OD 门 C. 异或门 D. 三态门

2、 $\underbrace{A \oplus A \oplus A \cdots \oplus A}_{2021 \text{ 个 } A} = (\text{_____})$ 。

- A. 1 B. 0 C. $\bar{A}$ D. A

3、一个无符号 4 位权电阻 DAC，最低位处电阻为 $80\text{K}\Omega$ ，则最高位处电阻为(_____)。


- A. $40\text{K}\Omega$ B. $5\text{K}\Omega$ C. $10\text{K}\Omega$ D. $20\text{K}\Omega$

4、计算机键盘有 101 个键，若用格雷码进行编码，至少应为(_____) 位。

- A. 6 B. 7 C. 8 D. 51

5、如下图所示逻辑电路为(_____)。

- A. “与非”门
B. “同或”门
C. “异或”门
D. “或非”门



6、下列(_____)不能用 555 电路构成。

- A. 多谐振荡器 B. 晶体振荡器 C. 施密特触发器 D. 单稳态触发器

7、下列说法正确的是：(_____)。

- A. SRAM 具有数据易失性，断电即丢失，需不断刷新
B. 计算机的内存条属于 ROM 器件
C. 相对于 DRAM，SRAM 在高集成度、容量方面更有优势

亦多:

年级:

学院:


姓名:

名字


車

知

A. 模 2 加法计数器
B. 模 2 減法计数器
C. 模 4 加法计数器
D. 模 4 減法计数器



A、 $(A \oplus B)\overline{C} + ABC$
 B、 $A\overline{B}\overline{C} + A\overline{B}C + ABC$
 C、 $A(B \odot C) + \overline{A}B$
 D、 $B\overline{C} + AB$




A. $\overline{ABC} + \overline{ABD} + \overline{BCD} + \overline{ABC}$

B. $\overline{ABC} + \overline{ABD} + \overline{BCD} + \overline{ABC}$

C. $\overline{\overline{ABC}} + \overline{ABD} + \overline{BCD} + \overline{ABC}$

D. $\overline{\overline{ABC}} + \overline{ABD} + \overline{BCD} + \overline{ABCD}$



三、综合题一（10 分）

第3页 共 8 页

输 入					输 出							
S_1	$S_2'+S_3'$	A_2	A_1	A_0	Y_0'	Y_1'	Y_2'	Y_3'	Y_4'	Y_5'	Y_6'	Y_7'
×	1	×	×	×	1	1	1	1	1	1	1	1
0	×	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0




图 3

得分

四、综合题二（10 分）

D 触发器构成的电路如图 4.1 所示，输入信号 V_i 的波形如图 4.2 所示。试在图 4.2 中画出与之对应的输出电压 V_o 波形。触发器为 D 型维持阻塞边沿触发结构，初始状态 $Q=0$ ，需考虑触发器与异或门电路的传输延迟。




图 4.1




图 4.2

得分

五、综合题三（15 分）

按照下列要求设计函数发生器电路。

(1) 用 1 片 8 选 1 数据选择器芯片 74LS151 (图 5.1), 实现表 1 中的函数。其中, 输入信号 A、B、C 已经在图 5.1 中确定位置。列出输出表达式, 在图 5.1 中连出电路图 (10 分)

(2) 用 Verilog 硬件描述语言设计实现表 1 中的函数。已给出模块框架, 如图 5.2 所示, 要求用 case 语句补全方框中的代码。(5 分)




图 5.1

表 1


A	B	Y
0	0	$C \odot D$
0	1	D
1	0	$C \cdot D$
1	1	$C + D$



图 5.2

得分

在图 6 所示的 TTL 型时序逻辑电路中, A 为输入信号, CP 为时钟, Y 为输出。写出驱动方程、状态方程和输出方程, 画出状态转换图, 检查电路能否自启动, 说明电路功能。



第6页 共 8 页




图 7.2